特許

J-GLOBAL ID：200903082111636224

ディジタル・アナログ変換装置

発明者： 傍島 彰 ,  金秋 哲彦 ,  畠中 秀晃
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平9-192952
公開番号（公開出願番号）：特開平11-041100
出願日： 1997年07月18日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】 雑音が目だち易い小信号時のS/N比が向上できるディジタル・アナログ変換装置を提供する。【解決手段】 レベル検出器18により、入力信号またはオーバーサンプリングのためのディジタルフィルタ11の出力またはノイズシェーピングを施すノイズシェーパ12のいずれかの出力レベルを検出し、そのレベルが所定値より小さいときには動作させるDAC14の数を減少させる。

請求項（抜粋）：

入力されたディジタル信号のサンプリング周波数をk倍(k≧2)にするディジタルフィルタと、前記ディジタルフィルタの出力を入力とし、語長制限とともにノイズの周波数特性を所定の特性に変化させるノイズシェーパと、前記ノイズシェーパの出力を入力とし、その入力の値に対応した1ビット信号列に変換するデコーダと、入力信号または前記ディジタルフィルタの出力信号または前記ノイズシェーパの出力信号のいずれかのレベルを検出し、前記デコーダの出力動作を制御するレベル検出手段と、前記デコーダの出力をアナログ信号に変換する1ビットD/A変換器列と、前記1ビットD/A変換器列の各アナログ出力を加算するアナログ加算器とを具備し、前記デコーダを、前記ノイズシェーパの出力の値に応じた数の1ビット信号を巡回して出力するように構成し、前記レベル検出手段を、入力信号または前記ディジタルフィルタの出力信号または前記ノイズシェーパの出力信号のいずれかのレベルが、一定期間以上、設定されたレベル以下であることを検出した時に、前記1ビットD/A変換器列中の一部のみが動作するように前記デコーダを制御するよう構成したディジタル・アナログ変換装置。