特許

J-GLOBAL ID：200903082119395633

断続通電用MOS回路

発明者： 藤沢 尚登
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平3-178539
公開番号（公開出願番号）：特開平5-030759
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】インバータ装置やチョッパ装置用のMOSトランジスタにより構成される負荷給電回路の断続通電時の転流動作に伴う電力損失を減少させ、同時に回路構成を簡単化する。【構成】MOSトランジスタで構成されたブリッジ回路とブリッジの対向辺のMOSトランジスタ対を同時にオンオフ制御するゲート制御回路を設け、一方のMOSトランジスタ対のオフ動作時の負荷電流の転流時間内にゲート制御回路により他方のMOSトランジスタ対をオン動作させることにより、その低いオン抵抗で転流を促進して転流時のむだな電力消費を減少させ、かつ転流ダイオード等を用いる必要をなくす。

請求項（抜粋）：

MOSトランジスタで構成され一方の対向接続点間に電源が,他方の対向接続点間に断続通電すべき誘導性負荷がそれぞれ接続されたブリッジ回路と、ブリッジの対向辺の1対のMOSトランジスタを同時にオンオフさせるゲート制御回路とを備え、一方のMOSトランジスタ対のオフ動作時の負荷電流の転流時間内に他方のMOSトランジスタ対をゲート制御回路によってオン制御するようにしたことを特徴とする断続通電用MOS回路。

IPC (2件)：

H02M 7/5387 ,  H02M 7/537

引用特許：

審査官引用 (3件)

• 特開昭63-167679
  
• 特開昭62-044074
  
• 特開平3-078997