特許

J-GLOBAL ID：200903082138762809

メモリ制御装置

発明者： 的場 司 ,  豊田 康裕
出願人/特許権者： 株式会社東芝 ,  東芝コンピュータエンジニアリング株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-045057
公開番号（公開出願番号）：特開平9-237492
出願日： 1996年03月01日
公開日（公表日）： 1997年09月09日
要約：

【要約】【課題】使用されているシンクロナスDRAMの種類や数によらずに、シンクロナスDRAMのリフレッシュ時に流れる電流量を常に所定値以下に抑える。【解決手段】リフレッシュバンク指定テーブル1の中の1段目のレジスタ1-1から順にリフレッシュ制御フラグの内容が調べられ、そのリフレッシュ制御フラグによってリフレッシュの実行が指定されているシンクロナスDRAMバンクに対してのみのリフレッシュが実行される。このため、リフレッシュバンク指定テーブル1に対してどのようなリフレッシュ制御フラグのパターンを設定するかによって、同時にリフレッシュが実行されるシンクロナスDRAMバンクの数およびその時のバンクの組み合わせを任意に規定できるようになり、複数のシンクロナスDRAMバンクのリフレッシュを1以上のサイクルに分けて実行することが可能となる。

請求項（抜粋）：

1以上のシンクロナスDRAMを各々が有する複数のシンクロナスDRAMバンクをアクセス制御するメモリ制御装置において、前記複数のシンクロナスDRAMバンクの数に対応する複数のレジスタから構成され、各レジスタには、前記シンクロナスDRAMバンク毎にリフレッシュを行うか否かを指定する複数のリフレッシュ制御情報が設定されているリフレッシュバンク指定テーブルと、リフレッシュサイクルの要求に応答して、前記リフレッシュバンク指定テーブルの複数段のレジスタを1段ずつ順番に選択し、その選択したレジスタに設定されているリフレッシュ制御情報によってリフレッシュの実行が指定されているシンクロナスDRAMバンクに対してのみリフレッシュを実行させるリフレッシュサイクル制御手段とを具備し、同時にリフレッシュが実行されるシンクロナスDRAMバンクを任意に組み合わせることにより、前記複数のシンクロナスDRAMバンクのリフレッシュを1以上のサイクルに分けて実行できるようにしたことを特徴とするメモリ制御装置。

IPC (2件)：

G11C 11/406 ,  G06F 12/00 550

FI (2件)：

G11C 11/34 363 K ,  G06F 12/00 550 B