半導体装置およびその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (3件)：岡戸昭佳 , 富澤孝 , 山中郁生
公報種別：公開公報
出願番号（国際出願番号）：特願2004-124927
公開番号（公開出願番号）：特開2005-311006
出願日： 2004年04月21日
公開日（公表日）： 2005年11月04日
要約：

【課題】低耐圧素子領域と高耐圧素子領域とを混載するとともに高耐圧素子領域にリサーフ技術を利用した半導体装置であって,それぞれの素子特性を損なうことなく容易に製造することができる半導体装置およびその製造方法を提供すること。【解決手段】半導体装置100は,P型半導体基板1とN型バルク層2とが貼り合わされた構造を有している。また,半導体装置100のN型バルク層2側の表面には,高耐圧NMOS10と低耐圧NMOS20とが設けられている。すなわち,半導体装置100には,低耐圧素子領域と高耐圧素子領域とが混載されている。また,半導体装置100には,低耐圧素子領域であって,P型半導体基板1とN型バルク層2との間に中空領域30が設けられている。また,中空領域30は,P型半導体基板1のうちの低耐圧素子領域内全体にわたって設けられている。【選択図】図1

請求項（抜粋）：

高耐圧素子領域と低耐圧素子領域とを備えた半導体装置において, 第1導電型の半導体基板と, 前記半導体基板と接合し,高耐圧素子領域をなす第2導電型の第1領域と, 前記第1領域と一体であるとともに前記半導体基板の上方に位置し,低耐圧素子領域をなす第2導電型の第2領域とを備え, 前記第2領域と前記半導体基板とは,中空領域を挟んで対向していることを特徴とする半導体装置。

IPC (9件)：

H01L21/8234 , H01L21/336 , H01L21/76 , H01L21/762 , H01L21/764 , H01L27/088 , H01L27/12 , H01L29/06 , H01L29/786

FI (9件)：

H01L27/08 102A , H01L27/12 B , H01L27/12 E , H01L29/06 301D , H01L29/78 627D , H01L29/78 613Z , H01L21/76 A , H01L21/76 L , H01L21/76 D

Fターム (45件)：

5F032AA03 , 5F032AA13 , 5F032AA35 , 5F032AA44 , 5F032AA77 , 5F032AB01 , 5F032AC02 , 5F032BA06 , 5F032CA17 , 5F032CA18 , 5F032CA24 , 5F032CA25 , 5F032DA22 , 5F032DA60 , 5F032DA71 , 5F032DA74 , 5F048AA04 , 5F048AA05 , 5F048AA07 , 5F048AC01 , 5F048AC03 , 5F048AC06 , 5F048BA02 , 5F048BA16 , 5F048BB05 , 5F048BC03 , 5F048BC18 , 5F048BD09 , 5F048BE03 , 5F048BE05 , 5F048BF16 , 5F048BF17 , 5F048BG12 , 5F048BG13 , 5F048BH01 , 5F110AA30 , 5F110BB04 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD12 , 5F110DD13 , 5F110DD14 , 5F110NN74 , 5F110QQ17

引用特許：

出願人引用 (3件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-353597 出願人：三菱電機株式会社
特許第3014012号公報
特許第2770808号公報

前のページに戻る