特許
J-GLOBAL ID：200903082165977264
半導体装置およびその製造方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-363634
公開番号（公開出願番号）：特開2001-185567
出願日： 1999年12月22日
公開日（公表日）： 2001年07月06日
要約：
【要約】【課題】 スタンドオフのマージンを十分に確保することができ、またリード端子部に封止材の回り込みを防止することができる半導体装置の製造方法を提供する。【解決手段】 QFN構造の表面実装型パッケージであって、タブ上に搭載された半導体チップと、この半導体チップ上のパッドにワイヤを介して電気的に接続された複数のリードと、これらのリードの下面側を露出するようにタブ、半導体チップ、ワイヤおよびリードを封止する封止材などから構成され、この封止材にjsより封止する際に用いる金型のうち、特に下型11は、リードが嵌合される部分は凹状に形成され、かつタブの下面側の部分はリードが嵌合される部分を除き、封止材により封止される範囲で凸状に形成された構造からなり、またタブの下面側の凸状の部分の高さはリードの厚さに基づいて設定される。
請求項（抜粋）：
タブ上に搭載された半導体チップと、前記半導体チップ上のパッドにワイヤを介して電気的に接続された複数のリードと、前記複数のリードの下面側を露出するように前記タブ、前記半導体チップ、前記ワイヤおよび前記複数のリードを封止する封止材とからなる表面実装型の半導体装置であって、前記封止材から露出される前記複数のリードは、この各リードの厚さ方向が所定の寸法で露出されていることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 21/56 T
, H01L 23/50 G
5F061AA01
, 5F061BA01
, 5F061CA21
, 5F061DA06
, 5F067AA09
, 5F067AB04
, 5F067BC13
, 5F067BD05
, 5F067DC12
, 5F067DE14
