特許
J-GLOBAL ID：200903082172671006
半導体装置とそれを用いた3相インバータ
発明者：
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-236532
公開番号（公開出願番号）：特開平9-082954
出願日： 1995年09月14日
公開日（公表日）： 1997年03月28日
要約：
【要約】【構成】表面から深さ方向に第一導電型、第二導電型、第一導電型、第二導電型の4層の不純物層を有し、表面に形成したトレンチに電極-絶縁膜-半導体(MOS)構造が形成され、該MOS構造をゲートとし制御信号を入力するこよにより制御する電力変換用半導体素子(IGBT)と、同じく前記MOS構造をゲートとするMOSFETとを備えた半導体装置であって、前記IGBTのゲートを構成するトレンチが、表面から第3番目の第一導電型不純物層内に達し、前記MOSFETのゲートを構成するトレンチは表面から第2番目の第二導電型不純物層内で止まり、第3番目の第一導電型不純物層に達しないよう構成した半導体装置。【効果】MOSFETのゲートが第3番目の第一導電型不純物層(N-ベース)に到達していないのでN-ベースに電子が注入されず、この部分でのラッチアップが起きない。従って、保護回路を内臓することができIGBTのインテリジェント化を図ることができる。
請求項（抜粋）：
表面から深さ方向に第一導電型、第二導電型、第一導電型、第二導電型の4層の不純物層を有し、表面に形成したトレンチに電極-絶縁膜-半導体(MOS)構造が形成され、該MOS構造をゲートとし制御信号を入力するこよにより制御する電力変換用半導体素子と、同じく前記MOS構造をゲートとするMOSFETとを備えた半導体装置であって、前記電力変換用半導体素子のゲートを構成するトレンチが、表面から第3番目の第一導電型不純物層内に達し、前記MOSFETのゲートを構成するトレンチは表面から第2番目の第二導電型不純物層内で止まり、第3番目の第一導電型不純物層に達しないよう構成されたことを特徴とする半導体装置。
FI (3件)：
H01L 29/78 655 A
, H01L 29/78 653 B
, H01L 29/78 653 C
