特許

J-GLOBAL ID：200903082204504174

半導体装置及びその製造方法

発明者： 山田 博
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-172327
公開番号（公開出願番号）：特開平11-016913
出願日： 1997年06月27日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】 局所的な電流密度やジュール発熱の増加によるエレクトロマイグレーション耐性の低下の原因となる空孔がAl-Cu配線層側面に形成されることを防止し、Al-Cu配線層のエレクトロマイグレーション耐性を確保することができる高信頼性の半導体装置及びその製造方法を提供することを目的とする。【解決手段】 半導体基板(図示せず)上に下地絶縁膜10が形成され、この下地絶縁膜10上にTiバリア層(図示せず)を介してAl-Cu配線層12が形成され、更にこのAl-Cu配線層12上にTiN反射防止膜14が形成されている。そして、このAl-Cu配線層12側面が、Al-Cu配線層12を加工する際の配線パターンのレジストをアッシングした後、このアッシングと同一のO2 プラズマ反応室を使用したO2 イオン処理により形成されたAl酸化薄膜16によって被覆されている。

請求項（抜粋）：

半導体基板上にAl-Cu配線層が形成されている半導体装置であって、前記Al-Cu配線層の上面に、反射防止膜が形成されており、前記Al-Cu配線層の側面が、Al酸化薄膜によって被覆されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/027

FI (2件)：

H01L 21/88 R ,  H01L 21/30 574