特許
J-GLOBAL ID：200903082211700175
メツシユアーキテクチヤにおける故障許容のための方法と装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
頓宮 孝一 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-099996
公開番号（公開出願番号）：特開平5-130101
出願日： 1992年04月20日
公開日（公表日）： 1993年05月25日
要約：
【要約】 (修正有)【目的】 d次元メッシュ・アーキテクチャにおける故障を許容する方法と装置を得る。【構成】 アーキテクチャはk個までの故障の存在下で運用可能な目標メッシュとして、スイッチを使用せずに再構成できる。N=n1 ×n2 ×...nd 個のノードを有するd次元メッシュアーキテクチャMを与えられると501、故障許容メッシュに正確にN+k個のノードを有するサーキュラント・グラフ502〜504により表現可能である505。このグラフは、1組のk個以下の故障ノードを与えられると、予め定めたノード再命名処理の実行後、残りのグラフがd≧2,nd ≧3である限り目標メッシュに対応するグラフをサブグラフとして含むことを保証される。同時に、構築された故障許容メッシュを与えられた時に、k個までのネットワーク構成部品の存在下で健全な目標メッシュを有効に位置づける。
請求項（抜粋）：
k個までの故障を支援可能であり、かつメッシュMを形成するのにスイッチなしで再構成可能なように、N=n1 ×n2 ×...×n個(但しd≧2、nd≧3)の同一ノードを有するd次元メッシュMを含む故障許容メッシュMkであって、(a) サーキュラント・グラフ形式で配置され、追加k個のノードがメッシュMにおけるのと同一タイプであるようなN+k個のノードと、ならびに(b) kが奇数の時は、エッジが次のオフセットの組の組み合せ{1+j但し0≦j≦(k-1)/2};{n1 +j但し0≦j≦(k-1)/2};{(n1 ×n2 )+j但し0≦j≦(k-1)/2};から{(n1 ×n2 ×...×nd-1)+j但し0≦j≦(k-1)/2};までにより定義され、またkが偶数の時は、エッジが次のオフセットの組の組み合わせ、{1+j但し0≦j≦k/2};{n1 +j但し0≦j≦k/2};{(n1 ×n2 )+j但し0≦j≦k/2};から{(n1 ×n2 ×...×nd-1)+j但し0≦j≦k/2};までにより定義される前記サーキュラントグラフに対する複数のエッジとを有することを特徴とする故障許容メッシュ。
IPC (3件)：
H04L 12/00
, H04L 12/24
, H04L 12/26
