特許

J-GLOBAL ID：200903082213445199

論理回路

発明者： 松谷 康之 ,  武藤 伸一郎 ,  道関 隆国 ,  山田 順三
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-017744
公開番号（公開出願番号）：特開平7-212217
出願日： 1994年01月19日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】 論理セルの低面積化を図る。設計効率が悪化しないようにする。【構成】 論理ゲートGの電源端子の一方に高電位の疑似電源線VDDVを接続し、他方に低電位の疑似電源線GNDVを接続する。疑似電源線VDDVと実電源線VDDとの間にHVth-PMOSFET・Q1を接続し、疑似電源線GNDVと実電源線GNDとの間にHVth-NMOSFET・Q2を接続する。LVth-PMOSFET・Q3,Q4のバックゲートを、実電源線VDDではなく、疑似電源線VDDVに接続する。LVth-NMOSFET・Q5,Q6のバックゲートを、実電源線GNDではなく、疑似電源線GNDVに接続する。

請求項（抜粋）：

低しきい値のPチャネルおよびNチャネル形の電界効果トランジスタからなる低しきい値論理回路と、この低しきい値論理回路の電源端子の一方および他方に接続された第1および第2の疑似電源線と、前記第1の疑似電源線と第1の実電源線との間に接続された高しきい値の第1の電界効果トランジスタと、前記第2の疑似電源線と第2の実電源線との間に接続された高しきい値の第2の電界効果トランジスタとを備えた論理回路において、前記低しきい値論理回路におけるPチャネル形の電界効果トランジスタのバックゲートが前記第1の疑似電源線に接続され、前記低しきい値論理回路におけるNチャネル形の電界効果トランジスタのバックゲートが前記第2の疑似電源線に接続されていることを特徴とする論理回路。