特許
J-GLOBAL ID：200903082229885032
データ側駆動回路
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
並木 昭夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-047669
公開番号（公開出願番号）：特開平5-219461
出願日： 1992年02月04日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】 回路規模を大きくすることなく、水平ドライバの駆動周波数を低減する機能及びアパーチャ補償機能を有したデータ側駆動回路を提供する。【構成】 プリサンプリング回路50は、クロック2A〜2Dの“H”の期間に、サンプルホールド回路3A〜3D内のアナログスイッチA〜Dをオンさせることにより、入力端子1からのビデオ信号をサンプリングし、ホールド容量Ca〜Cdにホールドした後、サンプリング出力信号4A〜4Dとして出力する。係数加算回路5は、4系統の演算処理回路に分かれており、それぞれ、時間的に互いに隣接する2つのサンプリング出力信号を入力して、所定の係数を乗算すると共に信号同士を加算し、出力信号5A〜5Dとして水平ドライバHDへ出力する。
請求項（抜粋）：
入力されたビデオ信号をそれぞれ順次サンプリングして、所定の期間ホールドし出力する複数個のサンプルホールド回路を備えたプリサンプリング回路と、該プリサンプリング回路における各々のサンプルホールド回路から出力された出力信号をそれぞれ少なくとも2つ以上入力し、所定の係数を乗算すると共に信号同士を加算して出力する複数個の演算処理回路を備えた係数加算回路と、該係数加算回路における各々の演算処理回路から出力された出力信号を、マトリクス形表示装置の各データ線に順次供給して、各データ線を駆動する水平ドライバと、で構成され、前記水平ドライバの駆動周波数を低減し得ると共に、アパーチャ補償を行ない得ることを特徴とするデータ側駆動回路。
IPC (3件)：
H04N 5/66 102
, G09G 3/20
, G09G 3/36
