特許

J-GLOBAL ID：200903082233370322

入力回路

発明者： 大高 章二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-049591
公開番号（公開出願番号）：特開平6-268507
出願日： 1993年03月10日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 入力信号の変化による入力インピーダンスの変化を小さく抑えたまま電流利得を1に近づけることができる入力回路を提供することを目的とする。【構成】 端子2は入力回路の入力端子である。端子2には、MP1 のゲート、ドレイン、さらにMP2 のソースが共通接続されている。MP1 のソースは電圧源 VDD(端子10)に接続される。MP2 のゲートは可変電圧源 VB1を介して電圧源 VDD(端子10)に接続される。MP2 のドレイン端子は第1の(電流)出力端子(端子4)とされる。また、端子2は入力端子であるとともに第2の(電圧)出力端子とされる。

請求項（抜粋）：

伝送線路を介して出力側と接続される入力回路において、前記伝送線路に接続された入力端子と、この入力端子にドレイン端子とゲート端子が接続された前記第1のトランジスタと、この第1のトランジスタと同じ極性であって、前記入力端子にソース端子が接続された第2のトランジスタと、前記第1のトランジスタのソース端子に接続された第1の電圧源と、前記第2のトランジスタのゲート端子に接続された第2の電圧源と、前記第2のトランジスタのドレイン端子に接続された第1の出力端子とを具備した入力回路であって、前記入力端子を第2の出力端子としたことを特徴とする入力回路。

FI (2件)：

H03K 19/00 101 K ,  H03K 19/00 101 Q

引用特許：

審査官引用 (1件)

• 特開平1-159359