特許

J-GLOBAL ID：200903082260487460

DMA制御回路

発明者： 浅野 光春 ,  葉山 宏幸 ,  宗安 秀夫 ,  丹野 数彦
出願人/特許権者： 日立電線株式会社
代理人 (1件)： 松本 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-234859
公開番号（公開出願番号）：特開平5-073474
出願日： 1991年09月13日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】マイクロプロセッサの性能に与える影響が少なく、なおかつ高速にデータを転送できるDMA制御回路を提供する。【構成】DMA制御回路にマイクロプロセッサがバスを使用しているかを判定する手段を設け、バスを獲得してから解放するまでの間にデータを連続的に転送する時間または回数を、バスを獲得する際、マイクロプロセッサがバスを使用中ではないと判断した場合、連続的にデータを転送するごとに増加し、さらに、バスを獲得する際、マイクロプロセッサがバスを使用中であると判断した場合、連続してデータを転送する時間または回数を規定値に減少させ、その後、バスを獲得する際、マイクロプロセッサがバスを使用中ではないと判断した場合、連続してデータを転送するごとに連続的にデータを転送する時間または回数を増加させることを特徴とするDMA制御回路。

請求項（抜粋）：

マイクロプロセッサからバスを獲得して、規定時間の間または規定回数データを連続的に転送した後、マイクロプロセッサにバスを解放し、要求されたデータを全て転送するまで当該動作を繰り返すDMA制御回路において、マイクロプロセッサからバスを獲得する際、マイクロプロセッサがバスを使用中でない場合は、データを連続的に転送する時間または回数を連続的にデータを転送するごとに増加させ、マイクロプロセッサがバスを使用中である場合は、連続的にデータを転送する時間または回数を規定値に減少させる転送ブロック長制御回路を設けたことを特徴とするDMA制御回路。