特許

J-GLOBAL ID：200903082269736420

半導体装置の製造方法

発明者： 田島 和浩
出願人/特許権者： ソニー株式会社
代理人 (1件)： 藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-209186
公開番号（公開出願番号）：特開平10-041407
出願日： 1996年07月19日
公開日（公表日）： 1998年02月13日
要約：

【要約】【課題】 サリサイド化された拡散層の接合面深さを浅くしてもなお縦方向のリーク電流の増大を抑制することができる半導体装置の製造方法を提供する。【解決手段】 nMOS領域1の活性領域にイオン注入により形成したn+ 拡散層(ソース領域16aおよびドレイン領域16b)中には、多数の結晶欠陥が存在し、特に拡散層をサリサイド化して接合面深さが浅くなる場合には、シリコン基板11へのリーク電流の増大の主要因となる。これらの結晶欠陥は従来よりRTA(高温短時間熱処理)によって除去していたが、このRTAのみでは特にn+ 拡散層において結晶欠陥の回復が不十分である。そこで、n+ 拡散層については、予め、窒素雰囲気中で例えば800°Cという比較低温下で長時間(例えば10分程度)のプレアニールを行い、その後pMOS領域2にp+ 拡散層を形成してからRTAを行うようにする。

請求項（抜粋）：

半導体基板の所定の領域に選択的にイオン注入を行い、不純物領域を形成する工程と、所定の温度下で一定時間の熱処理を行い、前記イオン注入によって不純物領域中に生じた結晶欠陥の回復を促進する工程と、高温短時間熱処理を行い、前記不純物領域を活性化させると共に格子欠陥を回復させる工程と、前記不純物領域の表層部分を所定の金属との化合物層に変成させる工程とを含むことを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/26 ,  H01L 21/28 301 ,  H01L 21/324 ,  H01L 29/78 ,  H01L 21/336

FI (7件)：

H01L 27/08 321 E ,  H01L 21/28 301 T ,  H01L 21/324 Z ,  H01L 21/26 L ,  H01L 29/78 301 P ,  H01L 29/78 301 S ,  H01L 29/78 301 G