特許
J-GLOBAL ID：200903082280242308
増幅型光素子を用いた3次元集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-281711
公開番号（公開出願番号）：特開平5-121713
出願日： 1991年10月28日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】本発明は、再書き込みを行うためのメモリ層が不要な構造に簡略化し、製造工程の簡略化による歩留りの向上と低コスト化を得て、高速処理可能な増幅型光素子を用いた3次元集積回路装置を提供することを目的とする。【構成】本発明は、第1層の最上層には増幅型光素子がマトリックス状に配されたCMDからなる光センサ層11、第2層にはA/Dコンバータ層12、第3層には演算処理層13が積層された構造であり、前記光センサ層11の各素子のゲート電位を光の入射により蓄積された正孔蓄積電位に保つことで、正孔蓄積量(データ)を破壊することなく信号読み出しが可能であり、選択回路の付加によりアレイ中の所望の素子から信号を読み出すランダムアクセスが可能な増幅型光素子を用いた3次元集積回路装置である。
請求項（抜粋）：
最上層に光センサ素子を有し、その下位の複数層に画像処理機能を組み込んだ多層構造の3次元集積回路装置において、最上層に形成され、光像の入射により画像信号として蓄積する正孔蓄積電位を保ち、該正孔蓄積量を破壊することなく前記画像信号を読み出し可能な増幅型光素子がマトリックス状に配置され、所望する前記増幅型光素子を選択する選択手段を有する光センサ層と、前記光センサ層が検出した画像信号をデジタル化するA/Dコンバータ層と、前記A/Dコンバータ層から得られた画像信号を演算処理する演算処理層とを具備することを特徴とする増幅型光素子を用いた3次元集積回路装置。
IPC (2件)：
H01L 27/14
, H01L 27/00 301
