特許

J-GLOBAL ID：200903082299920498

薄膜トランジスタ製造工程におけるレジストパターン形成方法

発明者： 小林 郁典 ,  藤原 貴
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平10-010866
公開番号（公開出願番号）：特開平11-214695
出願日： 1998年01月23日
公開日（公表日）： 1999年08月06日
要約：

【要約】【課題】 レジスト膜の膜減りを抑え、低抵抗で微細な配線が実現でき、生産性を低下させることのない薄膜トランジスタ製造工程におけるレジストパターン形成方法を提供する。【解決手段】 ゲート配線の上にレジスト膜を形成する。前記レジスト膜を所定のパターンに露光する。ゲート配線を形成するアルミニウムの溶解を抑制するために二価アルコールまたは三価アルコールを含有した液温21°Cの現像液にて感光部を溶解しレジストパターンを形成する。

請求項（抜粋）：

多結晶シリコン膜が形成された基板にゲート絶縁膜を介してゲート配線を構成し、前記ゲート配線の上にレジストパターンを形成して、前記ゲート配線とレジストパターンとをそれぞれマスクとして前記多結晶シリコン膜にイオン注入を行い多結晶シリコン膜トランジスタアレイの半導体領域を形成するに際し、ゲート配線の上にレジスト膜を形成し、前記レジスト膜を所定のパターンに露光して、ゲート配線を形成するアルミニウムの溶解を抑制するために二価アルコールまたは三価アルコールを含有した液温21°C以下の現像液にて感光部を溶解しレジストパターンを形成する多結晶シリコン膜トランジスタ製造工程におけるレジストパターン形成方法。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  G03F 7/32 ,  H01L 21/027

FI (4件)：

H01L 29/78 627 C ,  G03F 7/32 ,  H01L 21/30 569 E ,  H01L 21/30 569 F