特許
J-GLOBAL ID：200903082310339158
出力回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-336220
公開番号（公開出願番号）：特開平5-152926
出願日： 1991年11月26日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 テスタあるいは実装基板のインピーダンスに整合できるように、出力バッファの出力インピーダンスをアナログ的に可変にし、インピーダンス不整合による誤動作を防止する。【構成】 出力バッファ回路12を駆動する前段インバータ11の電源を外部入力端子9またはD/Aコンバータの出力によって、可変的に印加できるように構成し、出力バッファ回路12の出力インピーダンスを可変できるようにした。【効果】 インピーダンス不整合による誤動作が防止できる。
請求項（抜粋）：
直列接続の第1,第2トランジスタより成る出力バッファ回路と、この出力バッファ回路の前段に設けられる第1の前段インバータと、上記出力バッファ回路の出力が供給される出力端子とを備えた出力回路において、上記第1の前段インバータと同一特性の第2の前段インバータを上記出力バッファ回路の前段に設け、上記第2の前段インバータの駆動電位を変化させて上記出力バッファ回路の出力インピーダンスを可変するようにしたことを特徴とする出力回路。
FI (2件)：
H03K 19/00 101 F
, H03K 19/00 101 Q
