特許
J-GLOBAL ID：200903082311243987
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-261857
公開番号（公開出願番号）：特開平7-093996
出願日： 1993年09月24日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】 1回の読み出し動作により複数のメモリセルのテストを行いうるようにしてテスト時間の短縮化を図る。【構成】 各ディジット線対(DGTk,DGBk)(k=1、2、...、n)には複数のメモリセルが接続されている。あるワード線に連なるメモリセルに同一のデータを書き込んでおく。バスラインBLB,BLTを電源電位VCCにプリチャージした後、そのワード線を選択してそのワード線に係るメモリセルのデータを各ディジット線対に読み出す。全てのYスイッチ信号YSW1〜YSWnを同時に或はプリチャージをやり直すことなく連続的にハイとする。期待値通りのデータが読み出されたときはバスラインの一方がVCCで、他方が接地レベルとなり、そうでないときには両バスラインが接地レベルとなる。このバスラインの状態をノアゲート5によって観察してメモリセルの良否の判定を行う。
請求項（抜粋）：
通常の読み出し動作時においては、選択されたビット線対の信号によりプリチャージされたバスライン対の一方の電荷を引き抜きそのバスライン対の状態から読み出しデータを認識する半導体メモリ装置において、メモリセルテストモードにおいては、同一データの複数のビット線対のそれぞれの信号によりプリチャージされたバスライン対の一方の電荷を引く抜くように構成し、そのバスライン対の電位状態を検知することにより前記複数のビット線対のテストを一括して実行できるように構成したことを特徴とする半導体メモリ装置。
IPC (3件)：
G11C 29/00 303
, G01R 31/28
, G11C 11/413
G01R 31/28 V
, G11C 11/34 341 D
