特許

J-GLOBAL ID：200903082314913533

不揮発性半導体記憶装置及びその製造方法

発明者： 榊原 清彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-027919
公開番号（公開出願番号）：特開平10-223868
出願日： 1997年02月12日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 イオン注入量、アルミの杭打ち量ともに増加させることなく、ソース線の低抵抗化を実現できる不揮発性半導体記憶装置を得る。【解決手段】 本不揮発性半導体記憶装置は、ワード線WLのソース側の側面に対し自己整合的に、半導体基板1を掘削することにより、当該ワード線WLに沿って形成された深さLs1の溝14と、この溝14により、当該溝14が無い場合の長さLsよりも、溝の両側縁に形成された部分41bのそれぞれの長さLs1×2だけ延長され、溝14の表面に露出する、記憶素子M1のソース領域41とを備え、しかも、このソース領域41が、基板1表面の分離酸化膜11が除去された上で、さらに溝14の深さLs1だけ深い位置に形成された不純物領域121により、互いに電気的に接続されており、かつ、この不純物領域121とともに、チャネル方向に垂直に配線されたソース線SL1を構成している。

請求項（抜粋）：

半導体基板の一主面上に第1の絶縁膜を介して形成された第1の導電層、上記第1の導電層上に第2の絶縁膜を介して形成された第2の導電層、及び、上記半導体基板の主面に上記第1の導電層の下において対向するように形成された、第1の導電型のソース及びドレイン領域をそれぞれが有する複数の記憶素子と、上記半導体基板の主面に形成され、上記複数の記憶素子が有する複数のソース領域のそれぞれを延長する溝と、上記溝に沿って上記半導体基板の主面に形成され、上記複数の記憶素子が有する複数のソース領域を互いに電気的に接続する第1の導電型の不純物領域とを備えた不揮発性半導体記憶装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371