特許
J-GLOBAL ID：200903082315315079
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-016144
公開番号（公開出願番号）：特開平7-226520
出願日： 1994年02月10日
公開日（公表日）： 1995年08月22日
要約：
【要約】【目的】この発明は、例えば容量を設定するギャップの大きさや、重り部材を支える梁の厚さ等が、容易且つ高精度に加工することができるようにした、例えば加速度センサ等の半導体装置の製造方法を提供することを目的とする。【構成】P型半導体基板21の両面にn型半導体層221 、222 を形成し、これらの半導体層221 、222 に開口を形成すべき位置に一致してP+ 拡散層311 、312 、321 、322 を形成する。その後、半導体層221 、222 の面の重り部材の位置にマスク膜33を形成した後P型半導体層341 、342 を形成し、さらにマスク膜361 、362 を形成して、半導体層221 、222 間に電圧を印加した状態で、電気化学エッチングを施す。電圧の印加された半導体層221 、222 の部分には、エッチング液との界面で陽極酸化膜が形成され、またP+ 拡散層311 〜322 の部分には陽極酸化膜が形成されず、この部分で半導体基板21部分までエッチングが進む。
請求項（抜粋）：
P型半導体基板の両面にそれぞれエピタキシャル成長による第1および第2のn型半導体層を形成する第1の工程と、前記半導体基板のエッチングによって除去したい領域に対応して、前記第1もしくは第2の半導体領域に前記半導体基板面に至るようにP型拡散層を形成する第2の工程と、前記第1および第2の半導体層の相互間に電位を印加した状態で、前記P型拡散層およびこの拡散層に対応する前記P型半導体基板部を電気化学エッチングする第3の工程とを具備し、この第3の工程で、前記P型半導体基板と前記第1もしくは第2のn型半導体層とのPN接合部を境界にストップエッチングされるようにしたことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 29/84
, H01L 21/3063
