特許
J-GLOBAL ID：200903082346251885
半導体メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-064979
公開番号（公開出願番号）：特開平6-028890
出願日： 1992年03月23日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】メモリアドレスがマルチプレクスされていることを利用し、先に入力されるアドレスを用いてプログラマ回路を動作完了させ、この出力を受けるプログラマブルデコーダのデコード状態を即時に変化させ、順序が後のアドレスの入力から少ない時間で冗長メモリセルを選択するか否かの信号を出力する。【構成】分割された複数のメモリセルアレイMCA0,MCA1,MCA2,MCA3 それぞれに冗長メモリセルRMを有し、列デコーダCDが共有化されている半導体メモリにおいて、行アドレス(X)が接続される4つのプログラマ回路 PC0,PC1,PC2,PC3が設けられている。さらに、列アドレス(Y)が接続されるプログラマブルデコーダPDはこれらプログラマ回路の出力であるプログラム信号 P0,P1,P2,P3によってデコード状態を変化させ、冗長メモリセルを選択するか否かの冗長メモリセル選択信号 RSLを列デコーダ CD 内の冗長メモリセル選択線に出力する構成である。
請求項（抜粋）：
メモリアドレスのうちの列アドレスをデコードする列デコーダまたは行アドレスをデコードする行デコーダまたはその両デコーダを共有化して機能させる複数に分割されたメモリセルアレイと、前記メモリセルアレイそれぞれの列方向または行方向またはその両方向に設けられた冗長メモリセルと、行アドレスまたは行アドレスから求められる信号が入力され、プログラム機能を有する複数のプログラマ回路と、前記複数のプログラマ回路の出力信号と列アドレスまたは列アドレスから求められる信号を入力とし、前記プログラマ回路の出力信号に応じて列アドレスのデコード状態が変化するプログラマブルデコーダとを具備し、前記プログラマブルデコーダの出力に従って前記メモリセルアレイ中の特定のメモリセルと前記列方向の冗長メモリセルとの置き換えをするか否かを決定することを特徴とする半導体メモリ。
IPC (4件)：
G11C 29/00 301
, G11C 11/413
, H01L 27/04
, H01L 27/10 491
