特許
J-GLOBAL ID：200903082354549133
固体画像センサ用高速ラインダンプ構造
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-061267
公開番号（公開出願番号）：特開2001-298178
出願日： 2001年03月06日
公開日（公表日）： 2001年10月26日
要約：
【要約】【課題】 転送非効率を生じる電位井戸やバリアを除去すること。【解決手段】 電荷結合素子は、第3層ポリシリコンを用いて、高速ダンプゲートを形成する。高速ダンプゲートは、水平読出しレジスタ内のゲートを形成するために使用する第1層ポリシリコンH1,第2層ポリシリコンH2とは異なる層から形成されている。こうすれば、不純物が高度に添加されたチャネルストップを使用せずに、高速ダンプゲート(FDG)下にチャネル領域を形成できる。これによって、他の構成に多々見られる転送非効率を生じる電位井戸やバリアを除去できる。
請求項（抜粋）：
高速ダンプゲート(FDG)と、高速ダンプドレイン(FDD)とを有する電荷結合素子であって、上方に設けられ複数の電極を形成するために使用される少なくとも第1層と第2層のポリシリコン層を含み、基板上に形成された電荷結合素子と、前記電荷結合素子の前記電極の少なくとも一つの電極に隣接し、前記高速ダンプゲートを構成するゲートを形成するために使用される他のポリシリコン層と、を有し、前記高速ダンプドレインは、前記少なくとも一つの電極から離して前記高速ダンプゲートと結合されていることを特徴とする電荷結合素子。
IPC (2件)：
FI (2件)：
H04N 5/335 U
, H01L 27/14 B
