特許

J-GLOBAL ID：200903082357100676

高電子移動度トランジスタ及びその製造方法

発明者： 神山 智幸
出願人/特許権者： 本田技研工業株式会社
代理人 (1件)： 櫻井 俊彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-135902
公開番号（公開出願番号）：特開平9-298295
出願日： 1996年05月02日
公開日（公表日）： 1997年11月18日
要約：

【要約】〔課題〕 ゲートの寄生容量を低減することにより高周波特性の改良を図った高電子移動度トランジスタ及びその製造方法を提供する。〔解決手段〕 電子ガス層を形成するためのチャネル層(4) の上下に上部及び下部のワイドバンドギャップ層(3,5) が形成され、前記上部のワイドバンドギャップ層(5) の上にはソースとドレインの電極コンタクト層(6) を形成され、このソースとドレインの電極コンタクト層(6) から前記下部のワイドバンドギャップ層(3) に達する深さのメサエッチングにより素子間分離が行われ、かつ前記電極コンタクト層を分離するように形成されたリセス内にゲート電極(9) が前記メサエッチングにより形成されたメサ斜面上に形成される素子周辺部の引き出し部(9a)と共に形成された構造の高電子移動度トランジスタであって、ゲート電極の引き出し部(9a)は、前記メサ斜面の上方に空隙を介在させながら宙吊りの状態で延長されている。

請求項（抜粋）：

電子ガス層を形成するためのチャネル層の上下に上部及び下部のワイドバンドギャップ層が形成され、前記上部のワイドバンドギャップ層の上にはソースとドレインの電極コンタクト層が形成され、このソースとドレインの電極コンタクト層から前記下部のワイドバンドギャップ層に達する深さのメサエッチングにより素子間分離が行われ、かつ前記電極コンタクト層を分離するように形成されたリセス内にゲート電極が前記メサエッチングにより形成されたメサ斜面上に形成される素子周辺部への引き出し部と共に形成された構造の高電子移動度トランジスタにおいて、前記ゲート電極の引き出し部は、前記メサ斜面の上方に空隙を介在させながら宙吊りの状態で延長されたことを特徴とする高電子移動度トランジスタ。

IPC (4件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/43

FI (2件)：

H01L 29/80 H ,  H01L 29/46 H