特許
J-GLOBAL ID:200903082393149568
2ビット保存用の不揮発性記憶装置構造体及びその製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
社本 一夫 (外5名)
公報種別:公表公報
出願番号(国際出願番号):特願2001-520476
公開番号(公開出願番号):特表2003-508920
出願日: 2000年08月25日
公開日(公表日): 2003年03月04日
要約:
【要約】ビットの情報を保存する単一セルの不揮発性半導体記憶装置デバイスを開示する。デバイスは、1つの導電率型式の半導体基板と、反対の導電率型式の半導体基板に形成された右側及び左側拡散領域とを備える。左側及び右側拡散領域の間にチャネル領域が形成される。薄いゲート酸化物膜を有するコントロールゲートがチャネル領域の中央チャネル部分上に形成されている。中央チャネル部分と右側拡散領域との間のチャネル領域の右側部分上に右側電荷保存領域が形成される。中央チャネル部分と左側拡散領域との間のチャネル領域の左側部分上に左側電荷保存領域が形成される。右側及び左側電荷保存領域の双方が半導体基板上の薄い酸化物層と、薄い酸化物層上の窒化物層と、窒化物層上の絶縁酸化物層とを備える。右側及び左側電荷保存領域の各々は標準的なEPROM技術を最小程度適応させることでプログラム化し且つ読み取ることのできる1ビットの情報を保存できる。この新規なセルを製造する色々な方法もまた開示されている。
請求項(抜粋):
2ビットのデジタル情報を保存する不揮発性半導体記憶装置デバイスにおいて、 1つの導電率型式の半導体基板と、 該半導体基板に形成された右側拡散領域であって、前記半導体基板の導電率型式と反対の導電率型式の前記右側拡散領域と、 該右側拡散領域と別個に前記半導体基板に形成され、これにより、前記右側及び左側拡散領域の間にチャネル領域を形成する左側拡散領域であって、前記右側拡散領域と同一の導電率型式である前記左側拡散領域と、 前記チャネル領域の中央チャネル部分に形成されたゲート絶縁膜と、 該ゲート絶縁膜に形成されたコントロールゲート電極と、 前記中央チャネル部分と前記右側拡散領域との間にて前記チャネル領域の右側部分上に形成された右側電荷保存領域であって、右側誘電体構造体と関係した前記右側電荷保存領域と、 前記中央チャネル部分と前記左側拡散領域との間にて前記チャネル領域の左側部分上に形成された左側電荷保存領域であって、左側誘電体構造体と関係した前記左側電荷保存領域とを備える、不揮発性半導体記憶装置デバイス。
IPC (4件):
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2件):
H01L 29/78 371
, H01L 27/10 434
Fターム (15件):
5F083EP18
, 5F083EP24
, 5F083EP25
, 5F083EP26
, 5F083EP27
, 5F083ER02
, 5F083ER14
, 5F083JA03
, 5F083PR09
, 5F083ZA21
, 5F101BA45
, 5F101BA47
, 5F101BB04
, 5F101BC11
, 5F101BF05
前のページに戻る