特許

J-GLOBAL ID：200903082396729050

半導体メモリの出力回路

発明者： 北沢 英二
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-046197
公開番号（公開出願番号）：特開平7-192470
出願日： 1993年03月08日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】カラム・アドレス・セット・アップ・タイムにより、CAS(反転値)ロウ・レベル期間が制約されるのを防ぎCAS(反転値)サイクルタイムを短くさせる。【構成】CAS(反転値)と、ディレイ回路31を介したCAS(反転値)信号とを2入力NAND回路30に入力させ、その出力信号をメモリセル情報をD入力としたDラッチ回路のラッチ信号とし、更にDラッチ回路の同相,逆相出力信号を外部端子7に出力させる出力トランジスタ37,38に入力させた半導体メモリの出力回路により、CAS(反転値)立ち上がり後しばらく時間が経過した時刻t4で、ラッチ信号がロウ・レベルとなり、メモリセル情報をラッチする様になる。即ちカラム・アドレス・セット・アップ・タイムが短く、かつCAS(反転値)のロウ期間が短くCAS(反転値)立ち上がり後、メモリセル情報が出力される場合でも所望のデータがラッチできる。

請求項（抜粋）：

半導体メモリの外部より入力されるカラム・アドレス・ストローブ信号がディスエーブル状態となっても、メモリ・データを出力し続けることのできる半導体メモリの出力回路において、前記カラム・アドレス・ストローブ信号と前記信号をディレイ回路を介した信号とを入力とするNAND回路を設け、前記NAND回路の出力信号をラッチ信号とし、メモリセル情報を増幅させたリード・アンプ出力信号をD入力としたラッチ回路を設け、前記Dラッチ回路の同相,逆相信号を入力とする出力バッファを設けたことを特徴とする半導体メモリの出力回路。

IPC (4件)：

G11C 11/41 ,  G11C 7/00 312 ,  G11C 11/401 ,  G11C 11/417