特許

J-GLOBAL ID：200903082412843772

画像表示制御装置

発明者： ▲高▼田 誠 ,  古見 芳幸
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-250657
公開番号（公開出願番号）：特開2003-058144
出願日： 2001年08月21日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】 表示画像を画質劣化を防止し得る画像表示制御装置を提供する。【解決手段】 異なる整数を単位更新時間に乗じた各画像更新時間毎に画像が更新されるN種類のキャラクタの各画像を合成した表示画面を表示させるための表示用データを生成する画像表示制御装置1であって、各整数についての最小公倍数分の記憶領域を有する第1メモリ部SB1,SB2および第2メモリ部SB3,SB4を備えた画像データ記憶用メモリ7と、各キャラクタについての単位更新時間毎の各キャラクタデータを両メモリ部の一方の各記憶領域に記憶させて最小公倍数組の表示用データを生成するデータ生成処理を両メモリ部に対して交互に実行し、かつ両メモリ部の他方の各記憶領域から最小公倍数数組の表示用データを順に読み出して表示画像を表示させる表示処理を両メモリ部に対して交互に実行する画像データ処理用デバイス3とを備えた。

請求項（抜粋）：

互いに異なる整数を単位更新時間に乗じた各画像更新時間毎にその画像がそれぞれ更新されるN種類(Nは2以上の自然数)のキャラクタの各画像を合成した表示画面を表示部に表示させるための表示用データを生成する画像表示制御装置であって、前記各整数についての最小公倍数分の記憶領域をそれぞれ有する第1メモリ部および第2メモリ部を備えた画像データ記憶用メモリと、前記各キャラクタについての前記単位更新時間毎の各キャラクタデータを前記両メモリ部のいずれか一方における前記各記憶領域にそれぞれ記憶させることによって前記最小公倍数と等しい数の組の前記表示用データを生成するデータ生成処理を当該両メモリ部に対して交互に実行し、かつ前記両メモリ部のいずれか一方に対して前記データ生成処理を実行している期間において当該両メモリ部のいずれか他方の前記各記憶領域から前記最小公倍数と等しい数の組の表示用データを順に読み出して前記表示画像を前記表示部に表示させる表示処理を当該両メモリ部に対して交互に実行する画像データ処理用デバイスとを備えたことを特徴とする画像表示制御装置。

IPC (5件)：

G09G 5/397 ,  A63F 7/02 320 ,  G09G 5/00 510 ,  G09G 5/00 530 ,  G09G 5/399

FI (4件)：

A63F 7/02 320 ,  G09G 5/00 510 Z ,  G09G 5/00 530 M ,  G09G 5/00 555 W

Fターム (8件)：

2C088AA36 ,  2C088EB55 ,  5C082AA06 ,  5C082BB26 ,  5C082BB32 ,  5C082CA56 ,  5C082EA17 ,  5C082MM02