特許

J-GLOBAL ID：200903082416416984

半導体試験装置

発明者： 根岸 利幸
出願人/特許権者： 株式会社アドバンテスト
公報種別：公開公報
出願番号（国際出願番号）：特願平8-182756
公開番号（公開出願番号）：特開平10-010206
出願日： 1996年06月24日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】 本発明は、試験信号の電圧を変更したときに行う任意キャリブレーションを高速に行えるようにした半導体試験装置を提供する。【解決手段】 DUT40の各ピンに供給する試験信号の位相をスキューアジャスタ21〜2nで制御してキャリブレーションを実行する半導体試験装置において、基準電圧におけるキャリブレーションデータを格納するレジスタ51〜5nを設け、前記スキューアジャスタ21〜2nのリニアリティの補正データを格納するリニアライズメモリ61〜6nを設け、前記レジスタ51〜5nと前記リニアライズメモリ61〜6nを切り換えて出力するマルチプレクサ71〜7nを設ける解決手段。

請求項（抜粋）：

被試験デバイスのDUT(40)の各ピンに供給する試験信号の位相をスキューアジャスタ(21〜2n)で制御してキャリブレーションを実行する半導体試験装置において、基準電圧におけるキャリブレーションデータを格納するレジスタ(51〜5n)を設け、前記スキューアジャスタ(21〜2n)のリニアリティの補正データを格納するリニアライズメモリ(61〜6n)を設け、前記レジスタ(51〜5n)と前記リニアライズメモリ(61〜6n)を切り換えて出力するマルチプレクサ(71〜7n)を設け、試験電圧を変更したときに行う任意キャリブレーションを高速に実行できることを特徴とした半導体試験装置。

IPC (2件)：

G01R 31/28 ,  G01R 35/00

FI (3件)：

G01R 31/28 P ,  G01R 35/00 L ,  G01R 31/28 H

引用特許：

審査官引用 (2件)

• 特開昭63-149581
  
• 特開昭63-149581