特許

J-GLOBAL ID：200903082425348410

交換機

発明者： 柴田 勉
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-284780
公開番号（公開出願番号）：特開平5-122746
出願日： 1991年10月30日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】本発明は複数の下位制御装置が主制御装置に処理要求を一斉発生する事態が生じても主制御装置が過負荷とならないようにした交換機に関する。【構成】交換機としての制御を司る主制御装置(MCPU)と、MCPUとの間で信号授受を行って末端の制御を司る下位制御装置(LCPU)2 とを含みLCPUは複数設けると共にこれらLCPUはこれらを複数収容可能な収容架3 内に収容し収容架の電源5 より電源供給を受ける構成とし、これらLCPUは電源投入によるパワーオンリセット(PWOR)により初期化動作しMCPUに必要なプログラム(PGM) のダウンロ-ドの要求を行うと共に該要求によりMCPUから当該必要なPGM を送り、前記要求を出したLCPUに読込ませ該PGM の実行にて当該LCPUに該PGM による制御を行わせる交換機において、LCPUには収容架内の自己の収容位置を検知する手段16と、PWOR時にこの収容位置情報に応じた所定時間分、遅れて前記要求を行う手段12,13 を設けて構成する。

請求項（抜粋）：

交換機としての制御を司る主制御装置と、この主制御装置との間で信号授受を行って末端の制御を司る複数の下位制御装置とを含み、前記下位制御装置は必要により主制御装置に処理要求を行って自己との間で信号授受を行うことができるようにした交換機において、前記下位制御装置には複数の下位制御装置が同時に主制御装置に処理要求を行う事象の発生時に、その事象に対応する特定の処理要求についてそれぞれ異ならせた時間の経過後に処理要求を発生する遅延手段を設けて構成したことを特徴とする交換機。