特許
J-GLOBAL ID：200903082430264496
非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-546201
公開番号（公開出願番号）：特表2002-504277
出願日： 1998年04月16日
公開日（公表日）： 2002年02月05日
要約：
【要約】誤り整形デジタル・アナログ(D/A)変換システム(100)であり、分離器(102)、1組のD/A変換器(104,108)、1組のオプションのアナログ・フイルタ(106,108)、集計機器(112)および1個のオプションのアナログ・フイルタ(114)から構成される。分離器(102)はデジタル入力信号を、その中の1個のみがシステムの帯域内において顕著な電力を持つ1組の低分解能信号へ分離する。これらの信号はミスマッチ整形D/A変換器(104,108)によりD/A変換され、いくつかの実施例ではアナログ・フイルタ(106,110)によりろ波され、次いで集計機器(112)により加算される。使用されたD/A変換器(104,108)の不完全性は信号帯域内で非常に小さな誤りの原因となるが、そのような誤りはデジタル入力信号に本質的に非相関である。このD/A変換器システムは、そこでは歪みが信号帯域内においては非常に小さな電力しか持たない雑音要素に変換されるスケールド・エレメントD/A変換器に比肩する。
請求項（抜粋）：
マルチビット・デジタル入力信号を受信し且つアナログ出力信号を供給する デジタル・アナログ変換器システムにおいて、 下記のアナログ加算機からのアナログ出力信号は下記のマルチビット・デジタ ル入力信号のアナログ表現であるときに、 ・上記のマルチビット・デジタル入力信号を出力信号デジタル信号と少なくと も1個の第1デジタル補償信号とに分離する分離器と; ・上記の出力信号デジタル信号を受信し且つ主アナログ信号を供給する主デジ タル・アナログ変換器と; ・上記の第1デジタル補償信号を受信し且つ第1アナログ補償信号を供給する ミスマッチ整形デジタル・アナログ変換器と; ・上記の主アナログ信号と上記の第1アナログ補償信号とを合計するアナログ 加算機と; を有することを特徴とするマルチビット・デジタル入力信号を受信し且つアナ ログ出力信号を供給する、デジタル・アナログ変換器システム。
IPC (2件)：
FI (2件)：
前のページに戻る
