特許

J-GLOBAL ID：200903082484106489

電界効果型半導体装置

発明者： 河野 康孝 ,  井上 晃
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-054565
公開番号（公開出願番号）：特開平8-250520
出願日： 1995年03月14日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】 高出力で高効率な電界効果トランジスタを提供する。【構成】 ゲート電極25とソース電極26またはドレイン電極27との間に設けられた空乏層形成手段例えば低不純物層40により、ゲート電極25で発生する動作層22の空乏層端よりも半導体基板に一層近接した空乏層を形成することができ、ゲート電極25とソース電極26とのキャリア移動を抑制し、ゲート電極25とソース電極26との間の印加電圧に対する出力信号の大きさを、所定のゲート電圧を越えるゲート電圧の変化に対して、変化し難くする。【効果】 大信号入力時の出力信号を歪ませて、出力信号の直流成分を低減でき、高出力で、高効率のデバイスを得ることができる。

請求項（抜粋）：

半絶縁性の半導体基板と、この半導体基板の一主面上に配設された導電型の第1半導体層と、この第1半導体層の表面上に配設された制御電極と、この制御電極を挟み互いに対向して上記第1半導体層の表面上に配設された第1、第2の電極と、この第1、第2の電極と上記制御電極との間のいずれか一方の間の上記第1半導体層に配設された、上記制御電極により発生する上記第1半導体層の空乏層端よりも上記半導体基板に近接した空乏層端を形成する空乏層形成手段と、を備えた電界効果型半導体装置。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/80 B ,  H01L 29/80 R