特許

J-GLOBAL ID：200903082484284921

半導体装置の製造方法

発明者： 伊藤 一郎
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-013551
公開番号（公開出願番号）：特開2002-217176
出願日： 2001年01月22日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】 SiO2膜のエッチング後にSiO2膜の下地膜表面に存在するエッチング生成物の除去を確実に行うことができる半導体装置の製造方法を提供する。【解決手段】 基板に拡散層等を形成した後PolySi膜を形成し、その上にSiO2膜を形成する。その後、基板にトレンチを形成した後、CHF3とCF4を含むガスを用いたドライエッチングによりSiO2膜を除去してPolySi膜を露出させる。その後、PolySi膜の表面をAPM洗浄、HPM洗浄、SPM洗浄の順に行い、O2プラズマによりPolySi膜上のエッチング生成物を酸化させ、すす状残査にする。その後、APM洗浄とHPM洗浄を行い、すす状残査を除去する。次に、層間膜を形成し配線を形成することで半導体装置が完成する。

請求項（抜粋）：

基板(1)上に下地膜(5)を介して形成されたSiO2膜(6、11)をCF4及びCHF3の少なくとも一方を含むガスによりエッチングして前記下地膜を露出させるエッチング工程と、前記エッチング工程において前記下地膜の表面に付着したエッチング生成物を酸化させる酸化工程と、前記下地膜の表面をアンモニアと過酸化水素とを含む洗浄液により洗浄するAPM洗浄工程と、その後、前記下地膜の表面を塩酸と過酸化水素とを含む洗浄液により洗浄するHPM洗浄工程とを有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/3065 ,  H01L 21/306 ,  H01L 21/76 ,  H01L 27/08 331 ,  H01L 27/08 ,  H01L 21/304 647

FI (7件)：

H01L 27/08 331 E ,  H01L 27/08 331 A ,  H01L 21/304 647 Z ,  H01L 21/302 N ,  H01L 21/306 S ,  H01L 21/76 M ,  H01L 21/76 L

Fターム (29件)：

5F004AA09 ,  5F004AA14 ,  5F004BD01 ,  5F004DA26 ,  5F004DB26 ,  5F004EA10 ,  5F004EB04 ,  5F004FA07 ,  5F032AA09 ,  5F032AA13 ,  5F032AA35 ,  5F032AA44 ,  5F032AA49 ,  5F032BB01 ,  5F032CA16 ,  5F032CA18 ,  5F032DA23 ,  5F032DA24 ,  5F032DA53 ,  5F043BB27 ,  5F043DD15 ,  5F043GG10 ,  5F048AC05 ,  5F048BA16 ,  5F048BB04 ,  5F048BC15 ,  5F048BG05 ,  5F048BG12 ,  5F048BG13