特許

J-GLOBAL ID：200903082490704169

ゼロクロス検出回路

発明者： 中村 徳雄
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願2002-052544
公開番号（公開出願番号）：特開2003-254997
出願日： 2002年02月28日
公開日（公表日）： 2003年09月10日
要約：

【要約】【課題】 高耐圧特性を有し、サイズの小さな集積回路として構成することができるゼロクロス検出回路を提供する。【解決手段】 半導体基板上にPNPN構造のサイリスタと第3のP型不純物領域を形成し、このサイリスタのPNPトランジスタQ1に、第3のP型不純物領域をドレインとするPチャネルMOSトランジスタQ3を接続させた複合素子10のカソード端子K及びゲート端子Gに、NPNトランジスタ20と抵抗30による定電流回路を接続する。複合素子10のアノード端子Aに印加される電圧が0Vから上昇すると、始めはサイリスタがオン状態となって電流が流れるが、トランジスタQ3の閾値電圧以上になるとオン状態となり、サイリスタのトランジスタQ1のベースとエミッタ間がショート状態となり、この複合素子10自体の電流が遮断される。バイポーラ構造を有するため、小さくて高耐圧の集積回路を容易に構成できる。

請求項（抜粋）：

入力端子および出力端子と、前記入力端子に接続された第1のノードと、第2および第3のノードとを有し、前記第1のノードと前記第2および第3のノードとの間に接続される複合素子と、前記第2のノードと前記出力端子との間に接続される定電流回路と、前記第3のノードおよび前記出力端子間に接続され、前記定電流回路に流れる電流を制限する制限回路とを備えるゼロクロス検出回路において、前記複合素子は、前記第1のノードと前記第2のノードとの間に接続される第1のスイッチ素子と、前記第1のスイッチ素子と前記第3のノードとの間に接続される第2のスイッチ素子と、前記第2のスイッチ素子と前記第1のノードとの間に接続される第3のスイッチ素子とから構成され、前記第1のスイッチ素子は前記入力端子に入力される信号の極性が反転する際にオン状態、前記第3のスイッチ素子がオン状態となることにより短絡されてオフ状態となり、前記第2のスイッチ素子は前記入力端子に入力される信号の極性が反転する際にオン状態、前記第1のスイッチ素子がオフ状態の際にオフ状態となり、前記第3のスイッチ素子は前記入力端子に入力される信号の極性が反転する際にオフ状態、前記入力端子に入力される信号が所定電位に達したときにオン状態となり、前記定電流回路は、前記第2のスイッチ素子がオン状態の際に動作することを特徴とするゼロクロス検出回路。

IPC (5件)：

G01R 19/14 ,  H03F 3/343 ,  H03F 3/347 ,  H03K 17/725 ,  H04M 3/00

FI (5件)：

G01R 19/14 ,  H03F 3/343 A ,  H03F 3/347 ,  H03K 17/725 A ,  H04M 3/00 C

Fターム (43件)：

2G035AA00 ,  2G035AB02 ,  2G035AC12 ,  2G035AC24 ,  2G035AD02 ,  2G035AD03 ,  2G035AD08 ,  2G035AD10 ,  5J005BA01 ,  5J005DA01 ,  5J005EA02 ,  5J005FA01 ,  5J091AA01 ,  5J091AA43 ,  5J091CA92 ,  5J091FA16 ,  5J091HA02 ,  5J091HA08 ,  5J091HA10 ,  5J091HA18 ,  5J091HA20 ,  5J091HA25 ,  5J091HA29 ,  5J091HA38 ,  5J091HA45 ,  5J091KA09 ,  5J091KA47 ,  5J091KA51 ,  5J091MA21 ,  5J091QA02 ,  5J091SA13 ,  5J091TA02 ,  5J091TA06 ,  5J091UW07 ,  5K051AA06 ,  5K051BB05 ,  5K051CC01 ,  5K051DD07 ,  5K051DD12 ,  5K051HH01 ,  5K051HH12 ,  5K051HH14 ,  5K051HH24