特許

J-GLOBAL ID：200903082517749860

バウンダリスキャンテスト回路

発明者： 村上 慎一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-165503
公開番号（公開出願番号）：特開2001-343431
出願日： 2000年06月02日
公開日（公表日）： 2001年12月14日
要約：

【要約】【課題】 バウンダリスキャン回路を組み込んだLSIを実装した基板に対してバウンダリスキャンテストを行う場合、テスト中に基板上のバウンダリスキャン回路の組み込まれていないメモリ等のデバイスに不意にアクセス(リード/ライト)を行って、データを消去してしまうことがある。【解決手段】 バウンダリスキャン回路が組み込まれたLSI2が搭載された基板1において、基板1の動作状態が、通常動作の状態かバウンダリスキャンテストの状態かを判別できる検出回路5を設けるとともに、バウンダリスキャンテストの状態のときに基板1上のバウンダリスキャン回路の組み込まれていないデバイスに対して機能的に悪影響を与えないように、そのデバイスの動作の制御を可能にするセレクタ回路6を設ける。

請求項（抜粋）：

バウンダリスキャン回路が内部に組み込まれているLSIを実装している基板において、バウンダリスキャンテストを実行する際、テストを行うためのJTAG信号が接続されたことを検出し、通常動作の状態であるかバウンダリスキャンテストの状態であるかを判別する検出回路と、バウンダリスキャンテストの実行中においてバウンダリスキャン回路が組み込まれていないデバイスに対して悪影響を与えないようにするセレクタ回路を設けたことを特徴とするバウンダリスキャンテスト回路。

IPC (3件)：

G01R 31/28 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

G01R 31/28 G ,  H01L 27/04 T

Fターム (14件)：

2G032AA01 ,  2G032AB01 ,  2G032AC10 ,  2G032AD07 ,  2G032AE07 ,  2G032AE11 ,  2G032AG01 ,  2G032AH03 ,  2G032AK03 ,  5F038BE05 ,  5F038BH19 ,  5F038DT02 ,  5F038DT06 ,  5F038EZ20