特許

J-GLOBAL ID：200903082549175718

半導体集積回路装置およびその製造方法

発明者： 一瀬 勝彦 ,  三谷 真一郎 ,  大塚 文雄
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-029509
公開番号（公開出願番号）：特開平6-244196
出願日： 1993年02月19日
公開日（公表日）： 1994年09月02日
要約：

【要約】【目的】 電流駆動能力の向上した短チャネルMISFETを提供する。【構成】 nチャネル型MISFETQnのポケット領域8Aをn+ 型半導体領域7よりも浅く形成し、pチャネル型MISFETQpのポケット領域8Bをp+ 型半導体領域15よりも浅く形成することにより、ポケット領域の不純物がゲート電極の下部に拡散するのを抑制すると共に、ポケット領域8A、8Bを設けたことによる接合容量の増加を防止する。

請求項（抜粋）：

ソース領域およびドレイン領域を低不純物濃度の第1導電型半導体領域と高不純物濃度の第1導電型半導体領域とで構成したLDD構造のMISFETを有する半導体集積回路装置であって、前記高不純物濃度の第1導電型半導体領域よりも浅い位置に、第2導電型の半導体基板よりも高不純物濃度の第2導電型半導体領域を設けたことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 27/092

FI (2件)：

H01L 29/78 301 L ,  H01L 27/08 321 E