特許
J-GLOBAL ID：200903082562314816
フリップフロップ回路及びそれを用いたシフトレジスタ回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-041531
公開番号（公開出願番号）：特開平7-249968
出願日： 1994年03月11日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】 マスタースレーブ型FF(フリップフロップ)の素子削減を行って、同等機能のFFを得る。【構成】 従来のマスタースレーブ型FFのスレーブ部分のみでFFを構成する(トランスファゲート21,24,インバータ22,23)。その駆動回路をクロックCLKの立上り検出部(ナンドゲート31と遅延インバータ32)で検出し、立上りタイミングに同期した幅の短いクロックパルスφ2を得、インバータ33でその逆相パルスφ1を得る。トランスファゲート21をこのφ1,φ2の短いパルス幅の期間オンとして入力INをラッチし、次の長い期間オフとしかつトランスファゲート24をオンとしてデータを保持しつつ出力する。
請求項（抜粋）：
クロック信号に同期して入力のラッチ動作を行うフリップフロップ回路であって、第1及び第2のパルス信号が夫々第1のレベル及び第2のレベルのときに入力をラッチし、次に前記第1及び第2のパルス信号が夫々第1のレベル及び第2のレベルになるまでこのラッチ状態を保持するラッチ手段と、前記クロック信号の所定レベルへの遷移状態を検出して前記第1のパルス及びそれと相補的な関係の前記第2のパルスを生成するパルス生成手段と、を含むことを特徴とするフリップフロップ回路。
IPC (2件)：
前のページに戻る
