特許

J-GLOBAL ID：200903082588872914

レベルシフト回路

発明者： 糸数 昌史 ,  原口 宗広 ,  森田 敬三 ,  吉岡 浩史
出願人/特許権者： 富士通株式会社
代理人 (1件)： 有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-284803
公開番号（公開出願番号）：特開平10-135817
出願日： 1996年10月28日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 信号遅延の少ないレベルシフト回路の提供。【解決手段】 ソースを電源端子に接続しゲートとドレインを共通にした一導電型の第1MOS、ソースを第1入力信号端子に接続しゲートとドレインを第1MOSのドレインに接続した他導電型の第2MOS、ソースを電源端子に接続しゲートを第1MOSのゲートに接続した一導電型の第3MOS、ソースを第2入力信号端子に接続しゲートを第2MOSのゲートに接続しドレインを第3MOSのドレインに接続した他導電型の第4MOSを備える。第1MOSと第2MOSのサイズ比を第3MOSと第4MOSのサイズ比に略一致させれば、分圧電圧が第3MOSと第4MOSのしきい値付近で動作し、第3MOSと第4MOSのオン/オフを高速化して信号遅延を少なくできる。

請求項（抜粋）：

ソースを電源端子に接続しゲートとドレインを共通にした一導電型の第1MOSトランジスタと、ソースを第1入力信号端子に接続しゲートとドレインを前記第1MOSトランジスタのドレインに接続した他導電型の第2MOSトランジスタと、ソースを前記電源端子に接続しゲートを前記第1MOSトランジスタのゲートに接続した一導電型の第3MOSトランジスタと、ソースを第2入力信号端子に接続しゲートを前記第2MOSトランジスタのゲートに接続しドレインを前記第3MOSトランジスタのドレインに接続した他導電型の第4MOSトランジスタと、を備え、前記第4MOSトランジスタのドレインから出力信号を取り出したことを特徴とするレベルシフト回路。

IPC (2件)：

H03K 19/0185 ,  H03K 19/096

FI (2件)：

H03K 19/00 101 B ,  H03K 19/096 B