特許
J-GLOBAL ID：200903082610163655
MOS型トランジスタ及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-184571
公開番号（公開出願番号）：特開平7-045823
出願日： 1993年07月27日
公開日（公表日）： 1995年02月14日
要約：
【要約】【構成】 拡散領域表面とゲート電極上部に金属シリサイドを形成することにより構成されるMOS型トランジスタにおいて、前記シリサイドの膜厚Tは前記ゲート電極の高さをHPOLY,ゲート電極の両端と接しているスペーサーの高さをHLDD とした時、T≧HPOLY-HLDD となるように設定する。【効果】 ゲート電極上部両端においてシリサイド膜が薄くなる現象を回避することができる。
請求項（抜粋）：
半導体基板上に所定距離だけ離間して設けられた一対の高濃度不純物拡散領域と、該拡散領域に挟まれたチャネル領域上にゲート酸化膜を介してゲート電極が設けられ、前記ゲート電極の両端側壁に絶縁体から成るスペーサーが形成されており、前記拡散領域表面と前記ゲート電極上部に金属シリサイドを形成することにより構成されるMOS型トランジスタにおいて、前記シリサイドの膜厚Tは前記ゲート電極の高さをHPOLY,前記ゲート電極の両端と接しいているスペーサーの高さをHLDD とした時T≧HPOLY-HLDD となるようにしたことを特徴とするMOS型トランジスタ。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/28 301
