特許

J-GLOBAL ID：200903082610765370

半導体製造方法

発明者： 田辺 昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願2001-063672
公開番号（公開出願番号）：特開2002-270604
出願日： 2001年03月07日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】 簡単な工程で基板上に様々な膜厚のゲート酸化膜を信頼性を低下させることなく作製し、例えばSOI基板でのシリコン層の膜厚を均一化を可能とする半導体の製造方法を提供する。【解決手段】 シリコン基板1に光2を照射し、シリコン基板1の面内に熱酸化を生じさせて酸化膜を形成する。シリコン基板1の面内の熱酸化は、シリコン基板1に照射した光2のエネルギーによって生じさせるものであり、光照射領域に応じて照射光の光の強度もしくは照射時間を変化させることによって、部分的に異なる膜厚の酸化膜3が形成される。

請求項（抜粋）：

光の照射によって、半導体基板の面内の熱酸化の程度を部分的に異ならせ、熱酸化の程度に応じて部分的に膜厚が異なる酸化膜を形成することを特徴とする半導体製造方法。

IPC (5件)：

H01L 21/316 ,  H01L 21/31 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (4件)：

H01L 21/316 S ,  H01L 21/31 E ,  H01L 27/08 102 C ,  H01L 29/78 301 G

Fターム (28件)：

5F045AA20 ,  5F045AB32 ,  5F045AC11 ,  5F045AF03 ,  5F045BB01 ,  5F045EK12 ,  5F045EK19 ,  5F045GB01 ,  5F045HA05 ,  5F048AA07 ,  5F048AA09 ,  5F048AC01 ,  5F048BA16 ,  5F048BB01 ,  5F048BB16 ,  5F048BC01 ,  5F048BG12 ,  5F048DA00 ,  5F058BC02 ,  5F058BF62 ,  5F058BF77 ,  5F058BJ10 ,  5F140AA40 ,  5F140BA01 ,  5F140BD18 ,  5F140BE01 ,  5F140BE07 ,  5F140CE18