特許
J-GLOBAL ID：200903082611076209
部品内蔵基板の製造方法及び基板管理装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (2件)：
河宮 治
, 和田 充夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-072150
公開番号（公開出願番号）：特開2005-260112
出願日： 2004年03月15日
公開日（公表日）： 2005年09月22日
要約：
【課題】 部品内蔵モジュールの良品率の向上を図ることができる、部品内蔵基板の製造方法、及び基板管理装置を提供する。【解決手段】 第1基板110の第1部品実装不可領域情報112及び第2基板120の第2部品実装不可領域情報122の両情報を取得することから、上記第2基板へLSI190を実装するときには、上記両方の部品実装不可領域に対応する領域にはLSI実装を行わない。よって、無駄にLSIを消費するのを防止することができる。【選択図】図1
請求項（抜粋）：
互いに独立した複数の領域に区画された第1基板(110)と、互いに独立した複数の領域に区画された第2基板(120)と、互いに独立した複数の領域に区画され上記第2基板に実装された電子部品(190)を埋め込む部品埋込層(130)とを有し、上記部品埋込層が上記第1基板及び上記第2基板にて挟んで形成される部品内蔵基板(101)の製造方法において、
上記第2基板への上記電子部品の実装前に、上記第2基板が有する不良領域を示す第2部品実装不可領域情報(122)のみならず上記第1基板が有する不良領域を示す第1部品実装不可領域情報(112)に基づいて上記第2基板において上記電子部品を実装可能な部品実装可能領域(122b)を求め、該部品実装可能領域へ上記電子部品を実装することを特徴とする部品内蔵基板の製造方法。
IPC (2件)：
FI (4件)：
H05K3/46 Q
, H05K3/46 X
, H05K3/46 Z
, H01L23/12 B
5E346CC05
, 5E346CC08
, 5E346DD02
, 5E346DD12
, 5E346DD34
, 5E346EE06
, 5E346EE07
, 5E346EE08
, 5E346FF18
, 5E346FF22
, 5E346FF45
, 5E346GG06
, 5E346GG15
, 5E346GG28
, 5E346HH33
, 5E346HH40
