特許

J-GLOBAL ID：200903082613870409

CRC符号算出回路

発明者： 原木 隆治
出願人/特許権者： 日本電気無線電子株式会社
代理人 (1件)： 井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-093301
公開番号（公開出願番号）：特開平6-311049
出願日： 1993年04月20日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 CRC(巡回冗長性検査)符号を算出する生成多項式を回路にて実現させる場合に、CRC符号算出の対象データを4ビット毎に処理を行えるようにし、少ないデータ処理回数でCRC符号を算出できるようにする。【構成】 CRC符号算出の対象データを4ビット毎に取込む対象データ取込回路1の出力と、CRC符号出力回路2のX15〜X12の出力とを第一の排他的論理回路3へ入力する。更に第一の排他的論理回路3の出力とCRC符号出力回路2のX11〜X8およびX4〜X1の出力とをそれぞれ第二の排他的論理和回路4および第三の排他的論理和回路5に入力する。この第二の排他的論理和回路4および第三の排他的論理和回路5の出力をCRC符号出力回路2のX15〜X12およびX8〜X5へ入力する。また、X7〜X6とX0の出力をX11〜X9およびX4へ入力する。データD3〜D0を対象データ取込回路1へ入力しながら、この対象データ取込回路1およびCRC符号出力回路2へWR信号を入力し、これを繰り返すことによりCRC符号を算出する。

請求項（抜粋）：

被演算データを4ビット毎に並列に入力する4個のD形フリップフロップ(D0〜D3)と、各出力がCRC符号出力に接続された16個のD形フリップフロップ(X0〜X15)と、この16個のD形フリップフロップの上位4桁(X12〜X15)の出力と前記4個のD形フリップフロップ(D0〜D3)の出力との排他的論理和(W,X,Y,Z)を演算する第一の排他的論理和回路と、前記16個のD形フリップフロップのつづく上位4桁(X8〜X14)の出力と前記第一の排他的論理和回路の出力(W,X,Y,Z)との排他的論理和(a,b,c,d)を演算する第二の排他的論理和回路と、前記16個のD形フリップフロップの最下位桁を除く下位4桁(X1〜X4)の出力と前記第一の排他的論理和回路の出力(W,X,Y,Z)との排他的論理和(e,f,g,h)を演算する第三の排他的論理和回路とを備え、前記16個のD形フリップフロップ(X0〜X15)の入力には、下位から順に、X0〜X3に前記第一の排他的論理和回路の出力(W,X,Y,Z)が、X4にX0の出力が、X5〜X8に前記第三の排他的論理和回路の出力(h,g,f,e)が、X9〜X11にX5〜X7の出力が、X12〜X15に前記第二の排他的論理和回路の出力(a,b,c,d)がそれぞれ接続されたことを特徴とするCRC符号算出回路。

IPC (2件)：

H03M 13/00 ,  G06F 11/10 330

引用特許：

審査官引用 (4件)

• 特開平1-265332
  
• 特開平4-037222
  
• 特開平4-284541
  
• 特開昭62-006541