特許

J-GLOBAL ID：200903082637774010

半導体メモリ装置およびその製造方法

発明者： 吉原 郁夫
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-169361
公開番号（公開出願番号）：特開平8-340052
出願日： 1995年06月13日
公開日（公表日）： 1996年12月24日
要約：

【要約】【目的】 SRAM装置の製造に必要なマスクの枚数を削減する。【構成】 共にN型であるMOSトランジスタ14のゲート電極(ポリサイド層27)およびMOSトランジスタ13の拡散領域(N- 型不純物領域29、N+型不純物領域36)の双方に対して同時に接続するN型の多結晶シリコン層40を新たに設ける。ここではN-Nコンタクトとなる。一方、TFT15のゲート電極(多結晶シリコン層47)はP型として形成され、コンタクト用開口部46の底部でN型の多結晶シリコン層40とのみ接触する。これはN型の上記拡散領域とは直接には接触しないため、P型にしたとしてもP型不純物がN型の拡散領域に拡散してコンタクト抵抗を増大させることはない。ここではP-Nコンタクトとなるが、順方向接続なので動作上の支障はない。したがって、多結晶シリコン層47を単一導電型(P型)で形成可能となり、マスクの削減等により製造工程の簡略化が可能となる。

請求項（抜粋）：

一対の第1導電型のドライバ用MOSトランジスタと、一対の第1導電型のアクセス用MOSトランジスタと、一対の第2導電型の負荷用薄膜トランジスタとを含むメモリセルを備えた半導体メモリ装置であって、ドライバ用MOSトランジスタの第1導電型ゲート電極層上の少なくとも一部領域からアクセス用MOSトランジスタのソース・ドレイン領域としての第1導電型不純物拡散層上にまで延設されると共に、この第1導電型不純物拡散層上でその端部が終端し、前記第1導電型ゲート電極層および第1導電型不純物拡散層の双方に対して同時に電気的に接触する第1導電型導電層と、この第1導電型導電層と前記各トランジスタとを覆うように形成された層間絶縁膜と、前記第1導電型導電層の上の層間絶縁膜を貫通してこの第1導電型導電層に達するように形成されたコンタクト用開口部とを備え、かつ、前記負荷用トランジスタのゲート電極層が第2導電型として前記コンタクト用開口部を覆って形成され、前記第1導電型導電層と電気的に接続されていることを特徴とする半導体メモリ装置。

IPC (3件)：

H01L 21/8244 ,  H01L 27/11 ,  H01L 29/786

FI (2件)：

H01L 27/10 381 ,  H01L 29/78 613 B