特許

J-GLOBAL ID：200903082653420325

半導体基板の製造方法

発明者： 岸本 晃弘
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-013805
公開番号（公開出願番号）：特開平9-213629
出願日： 1996年01月30日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 シリコン基板上に結晶性の良い化合物半導体層を有する半導体基板の製造方法を提供する。【解決手段】 Si単結晶基板1上にMBE法や熱拡散等により高濃度のP-Si層2を形成し、その上にMOCVD法やMBE法とうによりGaAs層3を成膜する。次に、GaAs層3の表面全体及びSi単結晶基板1の裏面の一部に、保護膜4をプラズマCVD法を用いて成膜する。続いて、水酸化カリウム(KOH)等のエッチング液によりP-Si層2を残してSi単結晶基板1の異方性エッチングを行い、更に、RIEを用いたドライエッチング等によりP-Si層2のエッチングを行う。そして、Si単結晶基板1の裏面の保護膜4を除去後、表面のGaAs層3の素子形成領域を除いて不要なGaAs層3をエッチングにより除去する。最後に、素子形成領域となるGaAs層3上の保護膜4を除去し、露出しているP-Si層2上に保護膜を形成した後、GaAs層3上にGaAs層3を成長させた条件と同様の条件でGaAs層6を再成長させる。

請求項（抜粋）：

シリコン基板上に化合物半導体層を形成して成る半導体基板の製造方法において、前記化合物半導体層下部のシリコン基板の一部をエッチングにより除去し、前記化合物半導体層上に素子形成領域となる化合物半導体層を再成長させたことを特徴とする半導体基板の製造方法。

IPC (7件)：

H01L 21/20 ,  H01L 21/203 ,  H01L 21/205 ,  H01L 21/22 ,  H01L 21/268 ,  H01L 33/00 ,  H01S 3/18

FI (7件)：

H01L 21/20 ,  H01L 21/203 M ,  H01L 21/205 ,  H01L 21/22 C ,  H01L 21/268 Z ,  H01L 33/00 A ,  H01S 3/18