特許
J-GLOBAL ID：200903082654276767
半導体記憶素子
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-157315
公開番号（公開出願番号）：特開平5-006657
出願日： 1991年06月28日
公開日（公表日）： 1993年01月14日
要約：
【要約】【構成】共通入力を有する複数個のアドレスレジスタ1,2と、1ケからなるライトデータレジスタ3とアドレスレジスタ1,2の各々に対応してメモリアレイ4,5があり、またライトデータレジスタ3の出力は共通にメモリアレイ4,5に送られており、メモリアレイ4,5は独立に動作できるように制御端子を設け、同一基板上に収容する。【効果】半導体記憶素子の大容量化に伴う、多ビット構成,多バンク構成にあたり、端子数の削減,サイクルタイムの向上ができる。
請求項（抜粋）：
共通入力を有する複数個のアドレスレジスタと、1ケからなるライトデータレジスタと複数個のアドレスレジスタの各々に対応してメモリアレイがあり、また前記ライトデータレジスタの出力は共通に前記複数個からなるメモリアレイに送られており、前記複数個のメモリアレイは独立に動作できるように制御端子を設け、同一基板上に収容したことを特徴とする半導体記憶素子。
IPC (2件)：
FI (2件)：
G11C 11/34 362 C
, G11C 11/34 301 E
