特許

J-GLOBAL ID：200903082655133862

周波数同期回路

発明者： 伊賀 哲也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-272700
公開番号（公開出願番号）：特開平9-116430
出願日： 1995年10月20日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】 チャージポンプの数を増やすことなく、出力電流ゲインを自動的に切り換えて、高速にロックアップ可能な周波数同期回路を得る。【解決手段】 ゲイン制御信号発生手段10の信号により、電流制御手段のゲイン制御部2bにおいて、出力電流のゲインを制御し、かつ位相比較器1の出力により電流制御手段の基本動作部2aがソース動作またはシンク動作を行うことにより、高速ロックアップを達成する。

請求項（抜粋）：

基準周波数信号に同期した出力信号を出力する周波数同期回路において、制御電圧に応じた周波数を有する信号を上記出力信号として出力する電圧制御発振器と、この電圧制御発振器に制御電圧を与えるための制御電圧発生手段と、この制御電圧発生手段からの制御電圧を変化させるために、制御電圧発生手段に単一の出力ノードから電流を与えるソース動作と、制御電圧発生手段から上記単一の出力ノードを介して電流を引き抜くシンク動作を行う基本動作部、及びこの基本動作部におけるソース動作及びシンク動作における電流値を、ゲイン制御信号により変更する制御部を有する電流制御手段、とを設けたことを特徴とする周波数同期回路。

IPC (2件)：

H03L 7/093 ,  H03L 7/10

FI (2件)：

H03L 7/08 E ,  H03L 7/10 D

引用特許：

審査官引用 (1件)

• PLL回路
  公報種別：公開公報   出願番号：特願平5-172972   出願人：三菱電機株式会社