特許

J-GLOBAL ID：200903082669547856

半導体装置の製造方法

発明者： 草野 宇雄
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 前田 実
公報種別：公開公報
出願番号（国際出願番号）：特願平7-257365
公開番号（公開出願番号）：特開平9-102473
出願日： 1995年10月04日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】 チップ端面における寸法精度を容易に確保して、製品歩留りの良い半導体装置の製造方法を提供する。【解決手段】 N型GaAsP層2の表面にLEDアレイチップのレジストパターンを形成して、後に発光素子が形成される発光領域4と、個々のチップに分割する際のダイシングの基準ラインとなるグリッドライン5を同時に形成する。つぎに、ウェハ表面にレジスト膜9を成膜し、グリッドライン5部分を開口するようにパターン形成する。レジスト膜9の開口部の幅W1 は、グリッドライン5の幅W2 よりもやや大きい。レジスト膜9のホトリソ時に、多少のマスクずれが生じても、グリッドライン5をエッチングによるダイシングの基準ラインとして使用できる。その後、この基準ラインに沿ってウェハをエッチングすることにより個々のチップに分割する。

請求項（抜粋）：

1チップ内に配置される複数の素子を形成してから、ダイシングによってウェハから切り出して組み立てて使用される半導体装置の製造方法において、前記チップ内に配置される素子の位置に基づいてダイシングの基準ラインを形成する工程と、前記ダイシングの基準ライン部分を除いた前記素子の領域を覆うように耐エッチング性のレジスト膜パターンを形成する工程と、前記基準ラインに沿ってウェハをエッチングすることにより個々のチップに分割する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/301 ,  B41J 2/44 ,  B41J 2/45 ,  B41J 2/455 ,  H01L 33/00

FI (3件)：

H01L 21/78 S ,  H01L 33/00 A ,  B41J 3/21 L