特許

J-GLOBAL ID：200903082695344360

制御回路内蔵絶縁ゲート型半導体装置

発明者： 坂本 光造 ,  吉田 功
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平8-234573
公開番号（公開出願番号）：特開平9-139633
出願日： 1996年09月05日
公開日（公表日）： 1997年05月27日
要約：

【要約】【課題】過熱保護回路や過電流保護回路等の制御回路を内蔵した絶縁ゲート型半導体装置において、ソースフォロア回路で使用するために必要な負ゲート電圧保護と、高周波化とを達成する。【解決手段】ゲート端子61とパワーMOSFETの内部ゲート64との間に、MOSFET33を接続して高周波化を図る。MOSFET34のドレインはゲート端子61に接続し、ソースとボディはMOSFET33のボディに接続し、ゲートはソース端子62に接続する。MOSFET41のボディとソースは抵抗58を介してMOSFET33のボディと接続し、ドレインはソース端子に接続し、ゲートはゲート端子に接続する。このMOSFET34,41により、ゲート端子61に負電圧が印加された場合でも、MOSFET33のドレインとボディを各々エミッタとベースとし、パワーMOSFETのドレイン領域をコレクタとする寄生npnトランジスタが動作するのを防止できる。

請求項（抜粋）：

ドレイン端子とゲート端子とソース端子を少なくとも具備し、ドレインを前記ドレイン端子に接続しソースを前記ソース端子に接続したパワーMOSFETと、該パワーMOSFETのゲートと前記ゲート端子との間に設けられたパワーMOSFETを制御する第1のMOSFETと、ボディとソースを前記第1のMOSFETのボディと接続しドレインを前記ゲート端子に接続しゲートを前記ソース端子に接続した第2のMOSFETと、から少なくとも構成されることを特徴とする制御回路内蔵絶縁ゲート型半導体装置。

IPC (6件)：

H03F 1/52 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (5件)：

H03F 1/52 B ,  H01L 27/04 H ,  H01L 27/08 102 A ,  H01L 29/78 656 B ,  H01L 29/78 657 G