特許
J-GLOBAL ID：200903082731737560
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
松永 孝義 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-080641
公開番号（公開出願番号）：特開平5-283366
出願日： 1992年04月02日
公開日（公表日）： 1993年10月29日
要約：
【要約】 (修正有)【目的】 コンタクトホールあるいはスルーホールにおけるステップカバレッジが良好であり、配線の信頼性を確保しつつ、素子へのダメージを低減させることにより信頼性の高い半導体素子の製造方法を提供すること。【構成】 半導体基板上に形成された絶縁膜6にコンタクトホールあるいはスルーホールを形成する工程と、前記基板全面にノーバイアススパッタ法により下層Al膜8を形成する工程と、該下層Al膜8上にバイアス・スパッタ法により中間層Al膜9を形成する工程と、該中間層Al膜9上にノーバイアス・スパッタ法により上層Al膜10を形成する工程と、前記上層Al膜10、中間Al膜9および下層Al膜8を同時にパターニングし、三層構造のAl配線11を形成する工程と、を含む半導体装置の製造方法。
請求項（抜粋）：
半導体基板上に形成された絶縁膜にコンタクトホールあるいはスルーホールを形成する工程と、前記絶縁膜上の基板全面にノーバイアス・スパッタ法により下層金属膜を形成する工程と、該下層金属膜上にバイアス・スパッタ法により中間層金属膜を形成する工程と、該中間層金属膜上にノーバイアス・スパッタ法により上層金属膜を形成する工程と、前記上層金属膜、中間金属膜および下層金属膜を同時にパターニングし、三層構造の金属配線を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/285 301
, H01L 21/3205
, H01L 21/90
