特許
J-GLOBAL ID：200903082752654141
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平10-164533
公開番号（公開出願番号）：特開平11-354788
出願日： 1998年06月12日
公開日（公表日）： 1999年12月24日
要約：
【要約】【課題】 ドレイン電極にサージ電圧が印加された場合のゲート電極の破壊を防止することができる半導体装置およびその製造方法を提供すること。【解決手段】 低濃度n型エピタキシャル層102の表面に形成されたp型ベース領域105の表面から低濃度n型エピタキシャル層102に達するように形成されたU字型溝108と、このU字型溝108の表面に層間絶縁膜113を介して形成されたU字型ゲート電極111と、p型ベース領域105の表面であって、層間絶縁膜113に接する位置に形成されたn型ソース領域107とからなる半導体装置において、p型ベース領域105の底部は、U字型溝108の深さよりも浅い位置で層間絶縁膜113と接すると共に、U字型溝108の深さよりも深い部分を有する構成とした。
請求項（抜粋）：
第1導電型のドレイン領域となる第1半導体領域と、この第1半導体領域の表面に形成されたベース領域となる第2導電型の第2半導体領域と、この第2半導体領域の表面から前記第1半導体領域に達するように形成された複数の第1の溝と、この各第1の溝の表面に絶縁膜を介して形成されたゲート電極と、前記第2半導体領域の表面であって、前記絶縁膜に接する位置に形成されたソース領域となる第1導電型の第3半導体領域と、からなる半導体装置において、前記第2半導体領域の底部は、前記溝の深さよりも浅い位置で前記絶縁膜と接すると共に、前記溝の深さよりも深い部分を有することを特徴とする半導体装置。
FI (3件)：
H01L 29/78 652 C
, H01L 29/78 652 K
, H01L 29/78 653 A
