特許
J-GLOBAL ID:200903082771530429
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
須山 佐一
公報種別:公開公報
出願番号(国際出願番号):特願平8-245044
公開番号(公開出願番号):特開平10-093092
出願日: 1996年09月17日
公開日(公表日): 1998年04月10日
要約:
【要約】【課題】 大型で精細度の高い液晶表示装置用の薄膜トランジスタアレイを提供することを目的とする。【解決手段】 絶縁基板の両面に互いに直交させて多数の平行する配線を形成し、絶縁基板の一方の配線が形成された部位の各配線の交点から外れた位置に基板の両面を貫通する低抵抗領域を形成するとともに、絶縁基板の他方の配線が形成された面の低抵抗領域上に薄膜トランジスタを形成する半導体装置。
請求項(抜粋):
絶縁基板の両面に互いに直交させて多数の平行する配線を形成し、前記絶縁基板の一方の配線が形成された部位の各配線の交点から外れた位置に該基板の両面を貫通する低抵抗領域を形成するとともに、前記絶縁基板の他方の配線が形成された面の前記低抵抗領域上に形成された半導体層が能動層となる半導体素子を形成したことを特徴とする半導体装置。
IPC (3件):
H01L 29/786
, G02F 1/1333 500
, G02F 1/136 500
FI (3件):
H01L 29/78 612 C
, G02F 1/1333 500
, G02F 1/136 500
前のページに戻る