特許

J-GLOBAL ID：200903082782009801

半導体装置およびその製造方法

発明者： 玉木 誠
出願人/特許権者： シャープ株式会社
代理人 (1件)： 西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-352273
公開番号（公開出願番号）：特開2001-168420
出願日： 1999年12月10日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 生産効率の良い半導体装置の製造方法、ならびに破損の低減、小型化および軽量化することのできる半導体装置を提供することである。【解決手段】 TFT素子1は、絶縁性透明高分子材料から成る透明基板9上に形成される半導体高分子2および絶縁体高分子7と、その上に形成される層間絶縁体高分子3、絶縁体高分子7および導体高分子4と、その上に形成される導体高分子5、透明導体高分子6および絶縁体高分子7とを含んで構成される。半導体高分子2は、絶縁性高分子材料にドーピング処理を行って、電導度を半導体領域に変化させることによって形成される。TFT素子1基板は、予め定める配線層を有する薄膜を積層状態に貼着する方法、または高分子材料から成る薄膜を積重して予め定める配線層を形成する方法によって製造される。

請求項（抜粋）：

絶縁性高分子材料、半導体性高分子材料、および導電性高分子材料を選択的に用いて、予め定める回路配線を有する高分子薄膜を形成し、この高分子薄膜を、絶縁性高分子材料から成る基板に積層状態に貼着することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 51/00 ,  H01L 29/786 ,  H01L 21/336

FI (3件)：

H01L 29/28 ,  H01L 29/78 618 B ,  H01L 29/78 627 D

Fターム (36件)：

5F110AA16 ,  5F110AA30 ,  5F110BB02 ,  5F110CC02 ,  5F110DD01 ,  5F110EE01 ,  5F110EE41 ,  5F110EE47 ,  5F110EE48 ,  5F110FF01 ,  5F110FF21 ,  5F110FF35 ,  5F110GG05 ,  5F110GG37 ,  5F110GG41 ,  5F110GG52 ,  5F110GG55 ,  5F110GG57 ,  5F110HJ13 ,  5F110HJ17 ,  5F110HJ21 ,  5F110HK01 ,  5F110HK31 ,  5F110HK41 ,  5F110HL27 ,  5F110HL30 ,  5F110NN02 ,  5F110NN27 ,  5F110NN36 ,  5F110NN39 ,  5F110NN72 ,  5F110QQ04 ,  5F110QQ05 ,  5F110QQ06 ,  5F110QQ16 ,  5F110QQ17