特許

J-GLOBAL ID：200903082783491631

半導体装置の製造方法

発明者： 村松 充
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2000-038573
公開番号（公開出願番号）：特開2001-230255
出願日： 2000年02月16日
公開日（公表日）： 2001年08月24日
要約：

【要約】【課題】エッチング形状が台形となるAl膜とTiN膜が積層したAl/TiN構造の多層膜を有する半導体装置の製造方法を提供すること。【解決手段】フォトレジスト4とTiN膜3の側壁が傾斜するようにパターニングにした後、これらをマスクにしてAl膜2をエッチングして、Al膜2を台形形状に加工する。

請求項（抜粋）：

半導体基板上に絶縁膜が形成され、該絶縁膜上にアルミニウムもしくはアルミニウムを主体とする配線用の金属膜が形成され、該金属膜上に反射防止膜が形成され、該金属膜と反射防止膜で構成される膜の側壁が、前記半導体基板に向かって広がるテーパー状をしている半導体装置の製造方法において、前記絶縁膜上に前記金属膜を形成する工程と、該金属膜上に反射防止膜を形成する工程と、該反射防止膜上にパターニングされたフォトレジスト膜を形成する工程と、該フォトレジストと前記反射防止膜を等方性エッチングで、前記フォトレジストの側壁を、前記反射防止膜に向かって広がるテーパー状にし、該フォトレジストをマスクとして前記反射防止膜を選択的に除去する工程と、異方性エッチングで、前記フォトレジストをマスクに、前記反射防止膜と前記金属膜とを前記絶縁膜が露出するまでエッチングし、前記反射防止膜と前記金属膜との側壁を、前記半導体基板に向かって広がるテーパー状にする工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  G02B 6/13 ,  H01L 21/76

FI (3件)：

H01L 21/88 R ,  G02B 6/12 M ,  H01L 21/76 N

Fターム (24件)：

5F032AA39 ,  5F032DA23 ,  5F032DA25 ,  5F032DA26 ,  5F032DA27 ,  5F033HH08 ,  5F033HH09 ,  5F033HH33 ,  5F033MM05 ,  5F033MM19 ,  5F033QQ03 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ18 ,  5F033QQ21 ,  5F033QQ22 ,  5F033QQ33 ,  5F033QQ34 ,  5F033XX02 ,  5F033XX14 ,  5F033XX16 ,  5F033XX34